- ardim
-
内存的时序参数一般简写为2/2/2/6-11/1T的格式。
分别代表CAS/tRCD/tRP/tRAS/CMD的值。2/2/2/6-11/1T中最后两个时序参数,也就是tRAS和CMD(Command缩写),是其中较复杂的时序参数。目前市场上对这两个参数的认识有一些错误,因为部分内存厂商直接用它们来代表内存性能。
用更通俗的说法,CMDRate是一种芯片组意义上的延迟,它并不全由内存决定,是由芯片组把虚拟地址解释为物理地址。
不难估计,高密度大容量的系统内存的物理地址范围更大,其CMD延迟肯定比只有单条内存的系统大,即使是双面单条。
- 牛云
-
转给你看看
内存参数规格:
内存的时序参数一般简写为2/2/2/6-11/1T的格式,分别代表CAS/tRCD/tRP/tRAS/CMD的值。 2/2/2/6-11/1T中最后两个时序参数,也就是tRAS和CMD(Command缩写),是其中较复杂的时序参数。目前市场上对这两个参数的认识有一些错误,因为部分内存厂商直接用它们来代表内存性能。
CMD Rate祥解:
Command Rate译为"首命令延迟",这个参数的含义是片选后多少时间可以发出具体的寻址的行激活命令,单位是时钟周期。片选是指对行物理Bank的选择(通过DIMM上CS片选信号进行)。如果系统指使用一条单面内存,那就不存在片选的问题了,因为此时只有一个物理Bank。
用更通俗的说法,CMD Rate是一种芯片组意义上的延迟,它并不全由内存决定,是由芯片组把虚拟地址解释为物理地址。不难估计,高密度大容量的系统内存的物理地址范围更大,其CMD延迟肯定比只有单条内存的系统大,即使是双面单条。
Intel对CMD这个问题就非常敏感,因此部分芯片组的内存通道被限制到四个Bank。这样就可以比较放心地把CMD Rate限定在1T,而不理用户最多能安装多少容量的内存。
宣扬CMD Rate可以设为1T实际上多少也算是一种误导性广告,因为所有的无缓冲(unbuffered)内存都应具有1T的CMD Rate,最多支持四个Bank每条内存通道,当然也不排除芯片组的局限性。
tRAS:
tRAS在内存规范的解释是Active to Precharge Delay,行有效至行预充电时间。是指从收到一个请求后到初始化RAS(行地址选通脉冲)真正开始接受数据的间隔时间。这个参数看上去似乎很重要,其实不然。内存访问是一个动态的过程,有时内存非常繁忙,但也有相对空闲的时候,虽然内存访问是连续不断的。tRAS命令是访问新数据的过程(例如打开一个新的程序),但发生的不多。
接下来几个内存时序参数分别为CAS延迟,tRCD,以及tRP,这些参数又是如何影响系统性能的呢?
CAS:
CAS意为列地址选通脉冲(Column Address Strobe 或者Column Address Select),CAS控制着从收到命令到执行命令的间隔时间,通常为2,2.5,3这个几个时钟周期。在整个内存矩阵中,因为CAS按列地址管理物理地址,因此在稳定的基础上,这个非常重要的参数值越低越好。过程是这样的,在内存阵列中分为行和列,当命令请求到达内存后,首先被触发的是tRAS (Active to Precharge Delay),数据被请求后需预先充电,一旦tRAS被激活后,RAS才开始在一半的物理地址中寻址,行被选定后,tRCD初始化,最后才通过CAS找到精确的地址。整个过程也就是先行寻址再列寻址。从CAS开始到CAS结束就是现在讲解的CAS延迟了。因为CAS是寻址的最后一个步骤,所以在内存参数中它是最重要的。
tRCD:
根据标准tRCD是指RAS to CAS Delay(RAS至CAS延迟),对应于CAS,RAS是指Row Address Strobe,行地址选通脉冲。CAS和RAS共同决定了内存寻址。RAS(数据请求后首先被激发)和CAS(RAS完成后被激发)并不是连续的,存在着延迟。然而,这个参数对系统性能的影响并不大,因为程序存储数据到内存中是一个持续的过程。在同个程序中一般都会在同一行中寻址,这种情况下就不存在行寻址到列寻址的延迟了。
tRP:
tRP指RAS Precharge Time ,行预充电时间。也就是内存从结束一个行访问结束到重新开始的间隔时间。简单而言,在依次经历过tRAS, 然后 RAS, tRCD, 和CAS之后,需要结束当前的状态然后重新开始新的循环,再从tRAS开始。这也是内存工作最基本的原理。如果你从事的任务需要大量的数据变化,例如视频渲染,此时一个程序就需要使用很多的行来存储,tRP的参数值越低表示在不同行切换的速度越快
总结:
或许你看完以上论述后还是有一些不解,其实大家也没必要对整个内存寻址机制了解的非常透彻,这个并不影响你选择什么规格的内存,以及如何最大程度上在BIOS中优化你的内存参数。最基本的,你应该知道,系统至少需要搭配满足CPU带宽的内存,然后CAS延迟越低越好。
因为不同频率的内存的价格相差并不是很大,除了那些发烧级产品。从长远的目光来考虑,我们建议大家尽量购买高频率的内存产品。这样或许你将来升级CPU时可以节省一笔内存费用,高频率的内存都是向下兼容的。例如如果购买了PC3200 400MHz的内存,标明的CAS延迟是2.5。如果你实际使用时把频率降到333MHz,通常情况下CAS延迟可以达到2。
一般而言,想要保持内存在一个高参数,如果不行可以采取降低频率的方法。但对处理器超频时,都会要求较高的总线速度,此时的瓶颈就在内存系统上,一般只有靠牺牲高参数来保持内存频率和CPU的外频同步。这样可以得到更大的内存带宽,在处理大量数据时就能明显的从中获益,例如数据库操作,Photoshop等。
另外一点值得注意的是,PC3200或PC3500规格的内存,如果CAS延迟可以设为2,也能在一定程度上弥补内存带宽。因为此时CPU和内存交换数据时间隔的时间大大减少了。如果用户经常使用的程序并不需要大的带宽,低CAS延迟也会带来显著的性能提升,例如一些小型游戏和3D应用程序。
- 小菜G的建站之路
-
一种参数,一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为:CAS Latency(简称CL值)内存CAS延迟时间,他是内存的重要参数之一,某些牌子的内存会把CL值印在内存条的标签上。RAS-to-CAS Delay(tRCD),内存行地址传输到列地址的延迟时间。Row-precharge Delay(tRP),内存行地址选通脉冲预充电时间。Row-active Delay(tRAS),内存行地址选通延迟。这是玩家最关注的4项时序调节,在大部分主板的BIOS中可以设定,内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组,在同样频率设定下,最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能,幅度在3至5个百分点。
- 再也不做站长了
-
tCLnbsp;:nbsp;CASnbsp;Latencynbsp;Control(tCL)
一般我们在查阅内存的时序参数时,如“9-9-9-24”这一类的数字序列,上述数字序列分别对应的参数是“CL-tRCD-tRP-tRAS”。这个第一个“9”就是第1个参数,即CL参数。tRCDnbsp;:nbsp;RASnbsp;tonbsp;CASnbsp;Delay
该值就是“9-9-9-24”内存时序参数中的第2个参数,即第2个“9”。RASnbsp;tonbsp;CASnbsp;Delay(也被描述为:tRCD、RASnbsp;tonbsp;CASnbsp;Delay、Activenbsp;tonbsp;CMD),表示“行寻址到列寻址延迟时间“,数值越小,性能越好。对内存进行读、写或刷新操作时,需要在这两种脉冲信号之间插入延迟时钟周期。在JEDEC规范中,它是排在第二的参数,降低此延时,可以提高系统性能。如果你的内存的超频性能不佳,则可将此值设为内存的默认值或尝试提高tRCD值。tRPnbsp;:nbsp;Rownbsp;Prechargenbsp;Timing(tRP)
该值就是“9-9-9-24”内存时序参数中的第3个参数,即第3个“9”。Rownbsp;Prechargenbsp;Timingnbsp;(也被描述为:tRP、RASnbsp;Precharge、Prechargenbsp;tonbsp;active),表示“内存行地址控制器预充电时间“,预充电参数越小则内存读写速度就越快。tRP用来设定在另一行能被激活之前,RAS需要的充电时间。tRASnbsp;:nbsp;Minnbsp;RASnbsp;Activenbsp;Timing
该值就是该值就是“9-9-9-24”内存时序参数中的最后一个参数,即“24”。Minnbsp;RASnbsp;Activenbsp;Timenbsp;(也被描述为:tRAS、Activenbsp;tonbsp;Prechargenbsp;Delay、Rownbsp;Activenbsp;Time、Prechargenbsp;Waitnbsp;State、Rownbsp;Activenbsp;Delay、Rownbsp;Prechargenbsp;Delay、RASnbsp;Activenbsp;Time),表示“内存行有效至预充电的最短周期”,调整这个参数需要结合具体情况而定,一般我们最好设在24~30之间。这个参数要根据实际情况而定,并不是说越大或越小就越好。
- 站长在线
-
内存时序是描述内存条性能的一种参数,一般存储在内存条的SPD中。内存行地址传输到列地址的延迟时间,内存行地址选通脉冲预充电时间,内存行地址选通延迟。这是玩家最关注的4项时序调节,在大部分主板的BIOS中可以设定,内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组。
- 北境漫步
-
奇偶校验则将单元中存入的代码的个数进行奇偶统计,并将统计的结果保存在奇偶校验位中,当计算机提取内存的数据时,奇偶校验则将统计的结果和实际读出的数据进行比较看是否一致,从而确保了内存数据的正确性。